Российские военные заказывают свой многоядерный RISC-процессор для БПЛА

30 октября 2024 года на сайте госзакупок появилась заявка на разработку многоядерной гетерогенной СБИС типа «система-на-кристалле» на базе центрального процессора и нейропроцессора. Микропроцессор под шифром «Процессор-ИМА-БК» будет использоваться для обработки данных и решения широкого круга задач управления интегрированной модульной авионикой боевых комплексов.

Другими словами, это будет чип для управления беспилотниками. Причём серьёзный такой чип, судя по всему. Минпромторг рассчитывает получить его к концу 2027-го года. При этом первые опытные образцы должны появиться уже к концу 2026-го года.

Для интересующихся приведу фрагмент документа, в котором заявлены технические характеристики будущего микропроцессора. Буду рад, если специалисты поделятся своими мнениями об этом изделии. Что вообще можно сказать об этой микросхеме, исходя из представленных характеристик?

Судя по всему, документация писалась в тесном сотрудничестве с потенциальным исполнителем, как часто делается в столь сложных случаях. Кто это был? «Мотив»? «Элвис»? «Модуль»?

Характеристики микропроцессора

Состав СБИС

1. Процессорная подсистема, включающая в свой состав:

• процессорное RISC-ядро — 4 шт.;
• контроллер прерываний — 1 шт.;
• блок интервальных таймеров — 1 шт.;
• блок сторожевого таймера — 1 шт.

2. Подсистема памяти, включающая в свой состав:

• контроллер SDRAM-памяти — 4 шт.;
• контроллер NAND-памяти — 1 шт.;
• контроллер NOR-памяти — 1 шт.

3. Аппаратный ускоритель графики — 1 шт.

4. Аппаратный блок сжатия видео — 1 шт.

5. Подсистема нейроускорителя — 1 шт.

6. Подсистема видео- и графических интерфейсов, содержащая:

• контроллер видеовывода по интерфейсу LVDS — 2 шт.;
• контроллер видеовывода ARINC-818 — 2 шт.;
• контроллер видеоввода ARINC-818 — 2 шт.;
• контроллер видеовывода DisplayPort — 1 шт.;
• контроллер аудио ввода/вывода I2S — 1 шт.;
• контроллер аудио ввода/вывода SPDIF — 1 шт.

7. подсистема интерфейсов ввода-вывода, содержащая:

• контроллер FCRT (на базе Fiber Channel) — 1 шт.;
• коммутатор FCRT — 1 шт.;
• контроллер интерфейса Ethernet — 2 шт.;
• контролер интерфейса ARINC-429 (ГОСТ 18977-79, РТМ-1495) — 1 шт.;
• контролер интерфейса CAN — 2 шт.;
• контролер интерфейса PCIe — 2 шт.;
• контроллер интерфейса USART — 4 шт.;
• контроллер интерфейса SPI — 4 шт.;
• контроллер интерфейса I2C — 4 шт.;
• контроллер интерфейса GPIO — 32 линии;
• контроллер интерфейса ГОСТ Р 52070 (резервированный) — 4 шт.;
• контроллер ШИМ — 8 шт.;
• контроллер интерфейса JTAG.

8. Системный контроллер, содержащий:

• датчик температуры — 1 шт.;
• блок управления питанием — 1 шт.

На этапе технического проекта оценивается необходимость включения в состав микросхемы контроллера интерфейса USB.

На этапе технического проекта оценивается возможность использования отечественных СФ-блоков (сложно-функциональных блоков, то же, что IP-блоки) при проектировании микросхемы.

Окончательный состав микросхемы может быть уточнён и должен быть согласован протоколом с головной научно-исследовательской испытательной организацией по созданию и проведению исследований (испытаний) изделий электронной компонентной базы, в порядке, установленном Заказчиком, на этапе разработки технического проекта.

Требования к процессорной подсистеме

1. Архитектура системы команд процессорных ядер — PowerISA версии не ниже v2.05 и/или иная архитектура, должна быть определена и согласована протоколом с головной научно-исследовательской испытательной организацией по созданию и проведению исследований (испытаний) изделий электронной компонентной базы, головной научно-исследовательской организацией в области разработки и применения систем искусственного интеллекта в комплексах авиационного бортового оборудования, заинтересованными потребителями в порядке, установленном Заказчиком, на этапе разработки эскизного проекта;

2. Частота синхронизации процессорных ядер должна быть не менее 800 МГц;

3. Разрядность и типы обрабатываемых данных:

• целочисленные — 8/16/32 бита;
• с плавающей точкой — 32/64 бита.

4. Кэш-память команд 1-го уровня на одно процессорное ядро должна быть не менее 32 Кбайт.

5. Кэш-память данных 1-го уровня на одно процессорное ядро должна быть не менее 32 Кбайт.

6. Кэш-память 2-го уровня для каждого процессорного ядра должна быть не менее 512 Кбайт с обеспечением КЭШ-когерентности.

7. В ходе разработки технического проекта исследуется возможность обеспечения КЭШ-когерентности при операциях ввода/вывода.

Требования к подсистеме памяти.

1. Контроллер SDRAM-памяти должен соответствовать следующим требованиям:

• поддерживать стандарт SDRAM-памяти – не ниже DDR4-2400. На этапе технического проекта должна быть рассмотрена поддержка других типов памяти SDRAM, в том числе малопотребляющей «Low Power»;
• поддерживать объем подключаемой памяти до 16 Гбайт;
• обладать шириной шины данных — не менее 32 разрядов;
• поддерживать ECC.

2. контроллер NAND-памяти должен соответствовать следующим требованиям:

• поддерживаемый режим работы — хост;
• поддержка спецификации eMMC версии не ниже 5.0;
• поддержка работы по спецификации SD версии не ниже 3.0;
• режимы работы: SDR12, SDR25, SDR50, SDR104, DDR50.

3. Контроллер NOR-памяти должен соответствовать следующим требованиям:

• тип поддерживаемой памяти — Serial-NOR;
• поддерживаемые режимы приёма и передачи данных: SingleSPI, QuadSPI.

4. Максимальная частота синхронизации интерфейса — не менее 133 МГц.

Требования к аппаратному ускорителю графики

1. Тип аппаратного ускорителя графики — 2D/3D.

2. Частота работы аппаратного ускорителя графики должна быть не менее 500 МГц.

3. Пиковая пропускная способность должна быть не менее 2 Гпикселей/сек.

4. Пиковая производительность на операциях с плавающей точкой одинарной точности должна быть не менее 80 Гфлопс.

5. Поддержка стандартов OpenGL ES 3.0, OpenСL 2.0. Возможность поддержки стандартов Vulkan и OpenVX должна быть установлена в ходе этапа технического проекта.

6. Разрешение графических кадров — до 1920×1080 пикселей.

7. Максимальная частота графических кадров — не менее 60 Гц.

Требования к аппаратному блоку кодирования видео

1. Поддерживаемый стандарт — Н.264.

2. Количество одновременно обрабатываемых видеоканалов — не менее 1.

3. Максимальное разрешение — не менее 1920×1080.

4. Формат данных — YCbCr 4:2:0, 8 бит на компоненту.

5. Частота кадров — до 60 Гц.

В ходе выполнения этапа технического проекта должна быть установлена возможность и целесообразность поддержки дополнительных форматов видео, в том числе AV1, H.265, VP9, VP8, MPEG4, MPEG2, DIVX.

Требования к подсистеме нейроускорителя

1. Подсистема нейроускорителя должна быть реализована на основе вычислительных ядер с отечественной архитектурой, оптимизированных для выполнения операций, используемых при нейросетевой обработки данных, в том числе матричных операций, векторных операций и операций свертки.

2. Архитектура вычислительных ядер подсистемы нейроускорителя должна быть определена и согласована протоколом с головной научно-исследовательской испытательной организацией по созданию и проведению исследований (испытаний) изделий электронной компонентной базы, головной научно-исследовательской организацией в области разработки и применения систем искусственного интеллекта в комплексах авиационного бортового оборудования, заинтересованными потребителями в порядке, установленном Заказчиком, на этапе разработки эскизного проекта.

3. Пиковая производительность нейросетевого ускорителя:

• не менее 2 триллионов операций в секунду для целочисленных данных с разрядностью 8 бит;
• не менее 1 триллиона операций в секунду для целочисленных данных с разрядностью 16 бит;
• не менее 1 триллиона операций в секунду для данных с плавающей точкой с разрядностью 16 бит.

4. Должна быть обеспечена поддержка исполнения нейросетевых моделей из фреймворков и специализированных библиотек TensorFlow (версия не ниже 2.9.1), PyTorch (версия не ниже 2.0.0), ONNX (версия не ниже 1.15.0). Перечень поддерживаемых фреймворков и библиотек может быть уточнён и согласован протоколом с головной научно-исследовательской испытательной организацией по созданию и проведению исследований (испытаний) изделий электронной компонентной базы, в порядке, установленном Заказчиком, на этапе разработки технического проекта.

Требования к подсистеме видео и графических интерфейсов

1. Контроллер видеовывода по интерфейсу LVDS должен соответствовать следующим требованиям:

• поддержка размеров изображений — до 1920×1080;
• количество бит на пиксель — 24;
• поддержка частоты выдачи кадров — до 60 кадров/сек;
• поддерживаемый тип развёрток — прогрессивная.

2. Контроллер видеовывода ARINC-818 должен соответствовать следующим требованиям:

• поддерживать передачу данных следующих форматов: raw_data – данные без изменения и обработки, монохромный видеопоток (8 бит), упакованный RGB видеопоток (16 бит — 5:6:5, 24 бита — 8:8:8);
• максимальный размер кадров видеопотока — 2047×2047 пикселей;
• поддержка при передаче данных: упаковки изображения в ADVB-контейнер, сегментацию ADVB-контейнера на ADVB-кадры, расчета контрольных сумм ADVB-кадров.
• иметь встроенный контроллер ПДП;
• поддерживать скорости работы: 1,0625 Гбод, 2,125 Гбод, 4,25 Гбод.

3. Контроллер видеоввода ARINC-818 должен соответствовать следующим требованиям:

• поддерживать приём данных следующих форматов: raw_data – данные без изменения и обработки, монохромный видеопоток (8 бит), упакованный RGB видеопоток (16 бит — 5:6:5, 24 бита — 8:8:8);
• максимальный размер кадров видеопотока — 2047×2047 пикселей;
• поддержка при приёме данных: выделения границ ADVB-контейнеров; обработки содержимого заголовков ADVB-кадров; проверки контрольной суммы ADVB-кадров.
• иметь встроенный контроллер ПДП.
• поддерживать скорости работы: 1,0625 Гбод, 2,125 Гбод, 4,25 Гбод.

4. Контроллер видеовывода DisplayPort должен соответствовать следующим требованиям:

• вывод данных согласно спецификации DisplayPort версии не ниже 1.2, с поддержкой стандарта eDP версии не ниже 1.2;
• поддерживаемые форматы видеоданных: RGB, YCbCr.
• поддерживаемая частота передачи данных: 1.62 ГГц, 2.7 ГГц;
• поддержка до 4-х каналов передачи данных.

5. Контроллер интерфейса I2S должен соответствовать следующим требованиям:

• независимые ввод и вывод аудиопотока согласно спецификации I2S;
• формат аудиоданных — PCM;
• кол-во поддерживаемых каналов — от 2 до 8;
• поддерживаемая частота дискретизации — до 192 кГц.

6. Контроллер интерфейса SPDIF должен соответствовать следующим требованиям:

• независимые ввод и вывод аудиопотока спецификации SPDIF;
• формат аудиоданных: двухканальный звук — PCM, многоканальный звук — сжатые аудиоданные.
• поддерживаемая частота дискретизации для формата PCM — до 192 кГц.

Требования к подсистеме интерфейсов ввода-вывода

1. Контроллер FCRT (на базе Fiber Channel) должен соответствовать следующим требованиям:

• поддерживаемые протоколы — FC-RT;
• поддерживаемые режимы скорости передачи данных: 1,0625 Гбод, 2,125 Гбод, 4,25 Гбод.

2. Коммутатор FCRT должен соответствовать следующим требованиям:

• количество внутренних портов — 1 шт.;
• количество внешних портов — 4 шт.

3. Контроллер интерфейса Ethernet должен соответствовать следующим требованиям:

• поддерживать следующие скорости приёма и передачи данных: 10 Мбит/с, 100 Мбит/с, 1000 Мбит/с;
• интерфейс с внешней микросхемой приёмопередатчика физического уровня Ethernet (PHY) – SGMII;
• последовательный интерфейс управления внешней микросхемой приёмопередатчика физического уровня Ethernet (IEEE802.3 Clause 22);
• поддерживать приём и передачи данных в режимах полного дуплекса;
• поддерживать аппаратный расчёт и проверки контрольных сумм кадров Ethernet;
• иметь встроенный контроллер ПДП с поддержкой распределенных операций записи/чтения (Scattering/Gathering);
• поддерживать стандарт IEEE1588v2.

4. Контролер интерфейса ARINC-429 (ГОСТ 18977-79, РТМ-1495) должен соответствовать следующим требованиям:

• количество приемных каналов — 32 шт.;
• количество передающих каналов — 16 шт.;
• количество меток фильтрации на каждый приёмный канал — до 32-х;
• поддерживаемые скорости работы каждого передатчика и приемника: 12,5 Кбит/сек, 50 Кбит/сек, 100 Кбит/сек.
• аппаратный контроль правильности бита четности для принимаемых слов;
• аппаратный контроль ошибок на линии;
• аппаратный расчет бита четности для передаваемых слов;
• программируемая задержка между передаваемыми словами;
• иметь встроенный контроллер ПДП.

5. Контролер интерфейса CAN должен соответствовать следующим требованиям:

• поддержка протокола CAN 2.0B;
• прием и передача сообщений с длиной идентификатора 11 и 29 бит;
• поддерживаемый диапазон скоростей передачи данных — от 50 кбит/с до 1 Мбит/с;
• генерация маскируемых прерываний по приему, передаче и ошибкам на шине CAN.

6. Контролер интерфейса PCIe должен соответствовать следующим требованиям:

• версия спецификации — не ниже PCIe v3.0;
• количество линий — 8 шт.;
• поддерживаемые режимы работы: Root Complex / End Point;
• при работе в режиме End Point контроллер PCI Express должен поддерживать MSI и Legacy прерывания.

7. Контроллер интерфейса USART должен соответствовать следующим требованиям:

• поддерживать приём и передачу данных согласно стандартам RS-232, RS-422, RS-485;
• поддерживать скорость приёма-передачи данных до 1 Мбод;
• поддержка работы с символами разрядностью 5, 6, 7, 8 бит;
• поддержка работы с 1, 2 стоповыми битами;
• аппаратный расчёт бита чётности;
• поддержка аппаратного механизма управления потоком данных при помощи сигналов RTS/CTS.

8. Контроллер интерфейса SPI должен соответствовать следующим требованиям:

• режим функционирования — ведущее устройство (мастер);
• скорость работы — не менее 12,5 Мбит/с;
• возможность аппаратного и программного управления линией выбора ведомого устройства.

9. Контроллер интерфейса I2C должен соответствовать следующим требованиям:

• поддержка работы на шине с несколькими ведущими устройствами;
• скорости передачи данных 100 кбит/с, 400 кбит/с и 1 Мбит/с;
• поддержка 7 и 10 битной адресации ведомых устройств.

10. Контроллер интерфейса GPIO должен соответствовать следующим требованиям:

• общее количество линий GPIO — 32 шт.;
• поддержка индивидуального программирования режима работы (вход/выход);
• поддержка индивидуального программирования выходного состояния каждой линии;
• генерация маскируемых прерываний при возникновении следующих событий на каждой из линий интерфейса GPIO: переключение из состояния «0» в состояние «1» (по фронту), переключение из состояния «1» в состояние «0» (по срезу).

11. Контроллер интерфейса ГОСТ Р 52070-2003 (резервированный) должен соответствовать следующим требованиям:

• обеспечивать приём и передачу данных на скоростях до 1 Мбит/с включительно;
• поддерживать следующие режимы работы: контроллер шины (КШ), оконечное устройство (ОУ), монитор шины (МШ).

12. Контроллер ШИМ должен соответствовать следующим требованиям:

• возможность генерации сигнала заданной частоты и скважности;
• тип генерируемого сигнала: однофазный (одна линия), парафазный (две линии);
• возможность изменения скважности сигнала при сохранении частоты.

13. Контроллер интерфейса JTAG должен соответствовать следующим требованиям:

• функционировать в соответствии со стандартом IEEE 1149.1;
• обеспечивать доступ к внутреннему адресному пространству микросхемы.

Требования к системному контроллеру

1. Датчик температуры должен поддерживать возможность снятия показаний по внешнему интерфейсу. Тип внешнего интерфейса для снятия показаний датчика температуры определяется на этапе технического проекта.

2. Блок управления питанием должен обеспечивать возможность раздельного снятия напряжения питания со следующих блоков:

• процессорные RISC-ядра;
• контроллеры SDRAM интерфейсов;
• аппаратный ускоритель графики;
• аппаратный блок сжатия видео;
• подсистема нейроускорителя;
• подсистема видео- и графических интерфейсов;
• подсистема интерфейсов ввода-вывода.

Перечень блоков, для которых необходимо раздельное снятие питания может быть уточнен в ходе выполнения технического проекта.

Окончательные функциональные требования к микросхеме могут быть уточнены и согласованы протоколом с головной научно-исследовательской испытательной организацией по созданию и проведению исследований (испытаний) изделий электронной компонентной базы, в порядке, установленном Заказчиком, на этапе разработки технического проекта, но не хуже указанных в ТЗ.

Потребляемая мощность

Потребляемая мощность микросхемы в режиме пониженного энергопотребления (при подаче питания на 1 процессорное ядро, 1 контроллер SDRAM памяти, контроллеры интерфейсов ARINC-429, CAN, I2C, SPI, USART, GPIO, 1 Ethernet 100, 1 lane PCIe; частота работы процессорного ядра – 400 МГц) – не более 5 Вт.

Потребляемая мощность микросхемы со всеми включенными подсистемами – не более 35 Вт.

Разное

Разработка микросхемы должна осуществляться с использованием типовых технологических процессов предприятия.

Минимальный процент выхода годных микросхем устанавливают по результатам выполнения этапа изготовления опытных образцов.

Цена микросхемы должна быть определена на этапе изготовления опытных образцов.

Требования к программному и информационному обеспечению

На микросхему должно быть разработано Общее программное обеспечение (ОПО), включающее следующие компоненты:

• пользовательская среда разработки;
• компилятор языка C/C+;
• JTAG отладчик на базе OpenOCD;
• драйверы контроллеров интерфейсов;
• драйверы аппаратного ускорителя графики, обеспечивающие поддержку OpenGL ES 3.0, OpenСL 2.0;
• драйверы аппаратного блока сжатия видео;
• драйвер подсистемы нейроускорителя, обеспечивающий поддержку исполнения нейросетевых моделей из фреймворков и библиотек.

Состав ОПО, язык разработки, а также тип операционной системы, на применение в составе которой рассчитано ОПО микросхемы, уточняются на этапе разработки технического проекта.

Заключение

В документации также указаны требования к секретности (впервые это встречаю это среди госзакупок). Думаю, микросхема ориентирована на какие-то большие беспилотники, которые должны встать на вооружение к концу этого десятилетия.

Оригинал публикации в блоге автора на Дзене: https://dzen.ru/a/ZyZMsobF8xic_6AY

Об авторе: Специалист в области отечественной микроэлектроники, ведёт свой тематический канал «Электромозг» о российской микроэлектронике на платформе «Дзен».